概述
Vitis 软件平台开发环境
AMD Vitis™ 软件平台是一款开发环境，主要用于开发包括 FPGA 架构、Arm® 处理器子系统和 AI 引擎在内的设计。Vitis 工具与 AMD Vivado™ ML Design Suite 相结合，可为设计开发提供更高层次的抽象。
Vitis 软件平台包括以下工具：
- Vitis Embedded - 用于开发在嵌入式 Arm 处理器上运行的 C/C++ 应用代码
- 编译器和仿真器 - 用于使用 AI 引擎阵列实现设计
- Vitis HLS - 用于开发基于 C/C++ 的 IP 块，该 IP 块主要针对 FPGA 架构
- Vitis Model Composer 是一种基于模型的设计工具，可在 MathWorks Simulink® 环境中进行快速设计探索。
- 一系列性能优化的开源库函数，如 DSP、视觉、求解器、超声和 BLAS 等，其可采用 FPGA 架构实现，也可使用 AI 引擎实现
工具与库
Vitis 嵌入式
Vitis™Embedded 是一个独立的嵌入式软件开发包，主要用于开发运行在嵌入式 Arm 处理器上的主机应用。
Vitis AIE DSP 设计工具
编译器和仿真器
AMD Versal™ 自适应 SoC 器件具有 AI 引擎阵列，有助于采用资源和电源都优化的方式实现高性能 DSP 功能。将 AI 引擎与 FPGA 架构资源一起使用，有助于非常高效地实现高性能 DSP 应用。
了解如何使用 AMD Vitis 工具流程来为 DSP 应用释放 AI 引擎的硬件加速功能。
Vitis HLS
Vitis HLS 工具允许用户通过将 C/C++ 函数综合成 RTL，轻松创建复杂的 FPGA 算法。
Vitis HLS 工具与 Vivado™ ML Design Suite（用于综合、布局和布线）及 Vitis 统一软件平台（用于异构系统设计和应用）高度整合。
Vitis Model Composer
Vitis Model Composer 是一款基于模型的设计工具，可在 MathWorks Simulink® 环境中实现快速的设计探索。
此外，该工具还允许您使用一系列 AI 引擎和可编程逻辑 (HDL/HLS) 块对设计进行建模和仿真。
Vitis 库
性能优化的开源库，提供开箱即用的加速，对于采用 C、C++ 编写的现有应用而言，代码修改极少，甚至不需要修改代码。
按原样利用特定领域的加速库，通过修改适应您的需求，或者在您的自定义加速器中用作算法构建块。
工具使用
必须使用不同的 Vitis 工具来构建不同部分的 AMD 自适应 SoC 和 FPGA。
| FPGA（可编程逻辑） | 处理子系统 | AI 引擎 |
|---|---|---|
| Vivado Design Suite / Vitis HLS / Vitis Model Composer | Vitis 嵌入式 | AIE 编译器和仿真器 / Vitis Model Composer |
设计流程
Vitis 嵌入式软件开发流程
（习惯上称为嵌入式 SDK，主要针对以前的 FPGA 系列）
从 Vivado 导出硬件，作为平台文件
开发应用代码
调试并生成引导映像
在 AMD 自适应 SoC 中为 Arm® 嵌入式处理器子系统开发 C/C++ 代码的设计人员通常会使用该流程。
- 硬件工程师不仅可设计可编程逻辑，而且还可使用 AMD Vivado™ ML Design Suite 将硬件按 Xilinx 支持存档 (XSA) 文件导出。
- 软件工程师可将这些硬件设计信息整合到他们的目标平台中，并可使用 Vitis 嵌入式软件开发应用代码。
开发人员可在 Vitis 嵌入式软件中执行所有系统级验证，并通过生成引导映像来启动应用。
如欲了解使用 Vitis 软件平台开发嵌入式软件应用的工作流程，请参见《用户指南 (UG1400)》中的“ Vitis 嵌入式软件开发工具”章节。
Vitis 系统设计流程
（硬件与软件）
在 AMD 自适应 SoC 中集成其设计软硬件部分的系统设计人员通常会使用该流程。
该流程用于开发异构嵌入式系统设计，其中包括运行在 Arm® 嵌入式处理器上的软件应用，以及运行在可编程逻辑 (PL) 和 / 或 Versal™ AI 引擎阵列上的计算内核等。
该流程包括：
- 采用 C/C++ 编写的软件主机应用，通常运行在嵌入式 Arm 处理器子系统上。它使用 Xilinx 运行时库 (XRT) 实现的原生 API 与 AMD 器件内的硬件内核交互。
- 硬件内核可使用 AMD Vitis™ HLS 工具从 C++ 生成，也可使用 AMD Vivado™ ML Design Suite 直接在 RTL 中描述。
如欲进一步了解使用 Vitis 统一软件平台的异构系统设计流程，请参见《用户指南 (UG1393)》中的“ Vitis 异构系统设计工具”章节。
AMD Alveo™ 数据中心加速卡采用相同的系统设计流程：软件程序运行在 x86 主机上，内核运行在 PCIe® 连接的加速卡上的 FPGA 中。如欲进一步了解使用 Vitis 统一软件平台的数据中心加速流程，请参见《用户指南 (UG1393)》中的“ Vitis 数据中心加速工具”章节。
下载
访问下载页面，以访问全新 AMD Vitis™ 统一软件平台。
新增功能
2024.1 的新特性
AMD Versal™ AI 引擎 DSP 设计的增强功能
- AI 引擎 AIE 和 AIE-ML 的最新增强型 DSP 及 Solver 库函数
- AI 引擎仿真器的易用特性
面向 AMD Vitis™ 统一软件平台的重要提升功能
- 新器件支持：AMD Versal™ Premium VP1902 自适应 SoC、AMD MicroBlaze™ V 处理器
- 针对 Windows® 环境增强了嵌入式应用开发与 BSP 生成
- 用户管理流程，调试外部编译的嵌入式应用
- 最新 Bootgen GUI
- 为平台项目启用增量构建
AMD Vitis IDE 的重大改进（全新 GUI）
- 支持处理子系统层级调试
- 支持项目/工作区的导出与导入
- 支持 Python 解释器及 API
- 新特性预览页面
- 嵌入式、AI 引擎及平台项目的新文件修改通知
如需了解更多详情，请访问我们的新产品页面。
