Vivado Design Suite

新增功能 - 2023.2 版本亮点

达到 Fmax 目标

• 通过 SLR 交叉的自动布置与路由提高 Versal Premium 和 Versal HBM 器件的设计性能
• 通过多线程支持加速器件映像生成

IPI、DFX、调试以及仿真中简单易用的增强功能

• 新增 GUI 窗口，为 IPI 中的 Versal 器件实现汇源地址路径的可视化
• BD (IPI) 中的手动分配地址锁定功能
• 为 Versal 器件中的 DFX 平面图增强了可视化
• 在 Versal 单片器件的相同设计中增加了对 Tandem+DFX 的支持
• 为 UltraScale+ 器件中的 Queue DMA IP 扩展了对 Tandem 配置的支持
• 为 SystemC 用户提供了 Vivado 仿真器 VCD 支持

如欲查看有关新功能的更多详情，请点击该按钮。

设计入口与执行

Vivado 支持传统 HDL 中的设计入口，如 VHDL 和 Verilog。此外，它还支持一款基于图形用户界面的工具，称为 IP Integrator (IPI)，其允许使用即插即用 IP 集成设计环境。

Vivado ML Edition 为当前复杂的 FPGA 和 SOC 提供一流的综合及执行方案，可针对时序收敛与方法提供内建功能。

Vivado 默认流程中提供的 UltraFast 方法报告 (report_methodology) 可帮助用户约束设计、分析结果并收敛时序。

了解更多 >

验证与调试

验证和硬件调试对于确保最终 FPGA 执行方案的功能性、性能和可靠性至关重要。Vivado 的验证特性可实现设计功能性的高效验证，而其全面的调试特性则可帮助工程师高效定位并解决复杂 FPGA 设计中的问题。

了解更多 >

Dynamic Function eXchange

Dynamic Function eXchange (DFX) 允许设计人员实时动态修改 FPGA 设计的各个部分。设计人员可将部分比特流下载至 FPGA，而剩余的逻辑则可继续运行。这将为实时设计修改以及性能增强开启无限可能。Dynamic Function eXchange 允许设计人员转而采用更少或更小的器件，降低功耗并实时升级系统。

了解更多 >