推出 Versal™ Premium VP1902 自适应 SoC
概述
业界领先的容量1和连接
- 具有 1850 万个逻辑单元的 2X2 容量*
- 芯片对芯片接口的 2X3 I/O 带宽*
- 支持 112G PAM-4 的 2.3X4 收发器带宽*
针对仿真和原型设计进行了优化
- 高达 2X5 的系统级性能*
- Versal™ 架构可解锁高达 8X6 的调试性能
- 可扩展，支持 60B+7 门设计
综合工具和 IP
- 与 Vivado™ 设计套件协同优化
- 新颖的布局与布线，针对多 SLR 设计进行了调整
- IP 支持调试和多器件设计
* 与 Virtex™ UltraScale+™ VU19P FPGA 有关
支持仿真和原型设计的先进技术
在虚拟世界中验证突破性技术
了解 AMD Versal™ Premium VP1902 自适应 SoC 如何推动新技术的进步，并帮助突破可能的界限。
引领创新
利用经过验证的技术满怀信心地开展仿真
了解超过 17 年的仿真类器件设计经验如何帮助芯片制造商将新一代 ASIC 和 SoC 设计以及其所支持的变革性技术快速推向市场。
提供突破性硬件
利用世界上最大的自适应 SoC1
了解 AMD Versal Premium VP1902 自适应 SoC 如何通过极高的容量和连接实现可扩展性，增强可布线性和低时延，并加速设计迭代。
应用
为了设计未来的 ASIC 和 SoC，工程师需要能够适应各种要求的仿真和原型设计系统。凭借世界上最高的容量1和相比于上一代器件3,5的 2X 连接，VP1902 堪称理想的构建块，可以从单器件桌面原型系统一直扩展到领先电子设计自动化 (EDA) 厂商开发的大规模仿真平台。
仿真和企业原型设计
支持大型高性能仿真和原型设计平台
传统桌面原型设计
为传统的桌面 IP 原型设计提供广泛的调试和 IP 生态系统
测试与测量
为新一代仪表提供巨大的逻辑容量、I/O 性能和信号处理带宽
开始设计
- 基于 AMD 2023 年 5 月的内部分析，使用 6 组输入 LUT 计数将 Versal Premium VP1902 器件与因特尔 Stratix 10 GX 10M FPGA 进行了比较。(VER-002)
- 基于 AMD 2023 年 5 月的内部分析，将 Versal Premium VP1902 器件系统逻辑单元数与 Virtex UltraScale+ VU19P 器件的系统逻辑单元数进行了比较。(VER-001)
- 基于 AMD 实验室测试，使用 A6865 封装来仿真 AMD Versal Premium VP1902 器件的 XPIO 数据速率性能，并与 AMD Virtex UltraScale+ VU19P FPGA 的公布数据速率进行了对比。实际结果会有所不同。(VER-003)
- 基于 AMD 实验室在 2023 年 5 月对 Versal Premium VP1902 器件 B6865 封装与 Virtex UltraScale+ VU19P 器件 B3824 封装的总收发器带宽的计算，假设 GTY/GTYP 以 32G 运行、GTM 以 56G 运行。(VER-005)
- 基于 AMD 2023 年 5 月的内部系统时钟性能分析，在一系列设计尺寸和切割网之间将 Versal Premium VP1902 器件与 Virtex UltraScale+ VU19P 器件进行了比较。 (VER-006)
- 基于 AMD 在 2023 年 5 月进行的内部分析，比较了 AMD Versal 自适应 SoC CFI 接口与 AMD Virtex UltraScale+ FPGA ICAP 接口的回读/回写性能。实际性能会有所不同。(VER-004)
- 基于 AMD 实验室在 2023 年 5 月进行的预测，与上一代 Virtex UltraScale+ VU19P FPGA 仿真和原型设计平台相比，实现了 2X 的容量。(VER-007)
- 基于 AMD 在 2023 年 5 月进行的内部分析。(VER-009)