系统开发
在当前竞争非常激烈的市场上，能快速进行原型设计，验证和部署复杂的系统，就能获得显著的产品上市时间优势。Xilinx SoC、MPSoC 和 RFSoC 器件将处理器的软件可编程性与 FPGA 的硬件可编程性进行完美整合，可为您提供无与伦比的系统性能、灵活性与可扩展性。 将不同领域的复杂子系统整合在一起，可能需要许多年的工程设计工作。Xilinx 与 The Mathworks™ 及 National Instruments™ 等世界一流的合作伙伴密切合作，可实现快速的系统开发。
使用基于模型的设计编程 Xilinx 灵活应变的平台
基于模型的设计采用一种数学可视化方法，通过在从最初设计到设计分析、仿真、自动代码生成和验证的整个开发过程中使用系统级建模来开发复杂的控制、信号处理和基于视觉的系统。基于模型的设计鼓励对更广泛的设计空间进行快速探索，而不是其它设计方法，因为您可更快迭代设计，在设计周期的早期时候发现设计错误。
DSP 及模型编译器的系统生成器
Xilinx 提供两个可以安装在 MathWorks Simulink® 环境中的附加工具套件，其可提供一条为 Xilinx 自适应平台自动生成优化的生产质量级代码的路径
DSP 的系统生成器是业界领先的架构级设计工具，可在 Xilinx 器件上定义、测试和实现高性能 DSP 算法。它提供 100 多个 RTL 优化型库块，具有在 Simulink 中实例化 DSP48 宏等低级 DSP 原语的功能。系统生成器可为将算法映射至底层架构的应用提供 FPGA／系统架构模块级控制，从而可为实现模型的仿真和验证提供 Simulink 的仿真环境优势。
了解更多：m.alegre-web.com/systemgenerator
模型编译器是一款更高层次的抽象工具套件，针对算法工程师精心设计，重点是在不考虑底层实现细节的情况下，开发应用。Model Composer 提供位精确 Xilinx 优化块，其支持向量和矩阵，包括用于计算机视觉和图像处理的专用库。有了更快速度的仿真以及对基于帧的设计的支持，算法工程师不仅可实现更高层次的抽象，同时还可转而采用 Xilinx 自适应平台上的实现方案。
可通过自动优化和自动代码生成实现从算法规范向产品质量级实现方案的升级，从而可进一步扩大 Xilinx 高层次综合 (HLS) 技术的应用范围
HDL Coder 和 HDL Verifier
您可以先使用 MATLAB、Simulink 和 Stateflow 来设计和仿真算法，然后使用 HDL 编码器为 Xilinx FPGA 和 Xilinx® Zynq® SoC 生成代码。此外，您还可使用 HDL 编码器从 Simulink 模型生成代码，这些模型包含本地 Simulink 模块以及来自 DSP 系统生成器的 Xilinx 专用模块等。利用 HDL 验证器，您可以将 MATLAB 或 Simulink 模型作为系统级测试台并使用来自 Mentor Graphics® 或 Cadence® 的 HDL 仿真器共同仿真所生成的代码，从而验证代码。HDL 编码器和 HDL 验证器提供一个集成环境，用于生成、编程和验证 FPGA 的 HDL 实现方案。
了解更多 mathworks.com/xilinx。
使用基于平台的设计编程 Xilinx 自适应平台
嵌入式系统设计人员使用 LabVIEW 和 National Instruments® (NI) 可重配置的 I/O (RIO) 硬件来抽象化复杂的传统 RTL 设计，避免构建面向部署目标的操作系统、驱动程序和中间件所需的耗时任务。
NI 创建了一个基于平台的方法进行嵌入式设计，包括现成的可重配置硬件和直观的图形化编程。只需一键, NI LabVIEW 开发环境即可在 NI 目标上编译、调试和部署面向处理器或可编程逻辑的应用。开发环境现支持多个 Xilinx 可编程器件。NI 选择 Xilinx SoC 和 FPGA 用于 RIO 计算核，超过 60 个可部署目标的平台。
了解更多 www.ni.com/xilinx.
