CPLD
复杂可编程逻辑器件 (CPLD )由完全可编程与/或阵列以及宏单元库构成。 AND/OR 阵列可重编程，能够执行众多逻辑功能。宏单元是执行组合逻辑或时序逻辑的功能块，同时还提供了真值或补码输出和以不同的路径反馈等更高灵活性。
传统上, CPLD 采用模拟传感放大器来提高架构性能。这种性能提升是以非常高的电流要求为代价的。Xilinx 推出的 CoolRunner™-II CPLD 采用创新型全数字内核，能够以极低的功耗达到同样的性能水平。 这样，设计人员能够采用同一CPLD 架构实现高性能和低功耗两种不同设计。
避免采用模拟传感放大器还使架构具有可扩展能力，这样随着工艺技术一代一代的进步，不仅/大幅降低了成本，而且还实现了特性增强。
CPLD 的优势
由于 CPLD 拥有独特的性能，可在系统设计中执行一系列有用的功能；作为可编程逻辑解决方案的市场领先者， Xilinx 提供齐全的解决方案，满足设计者的 CPLD 需求。
- 立即修改您的设计，多次修改零成本
- 加速产品上市进程
- 可在何时何地构建可重编程的系统、修正 ASIC 错误、更新系统功能
- 节约时间、降低开发成本、简化设计
- 高性能、低功耗
- 最大范围的封装选择
- 高级系统特性
- 每个宏单元 I/O 数量最多
- 轻松装入现有设计流程
- 节约时间、降低成本、简化设计
- 功能强大的免费 ISE® WebPACK™ Software 设计工具提供了用于开发所有 Xilinx CPLD 产品的最完善、简便易用的桌面软件解决方案。
- 可重编程以修正系统错误
- 置换 TTL 与 ASSPs ，降低开发板组件并提升可靠性
- 降低设计成本、系统成本和维护成本
- 断电模式下也能编程
- 当系统上电时 CPLD 功能立即可用
- 存储的设计内容几乎不可能被窃取
- 提高安全性、简化设计
Xilinx CPLD 解决方案
了解 CPLD 使用的特性与优势， 有助于简化设计、降低开发成本并加速产品上市进程。
| 特性 | CoolRunner-II |
|---|---|
| 核心电压 | 1.8 |
| 宏单元 | 32-512 |
| I/O | 21-270 |
| I/O 容限 | 1.5V、1.8V、2.5V、3.3V |
| TPD / ƒ max (最快) | 3.8/323 |
| 超低待机功耗 | 28.8µW* |
| I/O 标准 | LVTTL、LVCMOS、HSTL、SSTL |
*利用 CoolRunner-II 高级特性 DataGATE，可实现最低的系统功耗。
利用 CPLD 进行设计
了解 CPLD 使用的特性与优势， 有助于简化设计、降低开发成本并加速产品上市进程。
在为设计选择合适的 CPLD 的过程中，需要考虑以下几个方面（其优先次序依设计的不同而不同）：
- 密度与 I/O
- 通过将您的设计提交到免费下载的 ISE® WebPACK™ 软件，您可确定您的设计所需要的 Xilinx CPLD 的规模（逻辑密度和 I/O）。
- 性能
- Xilinx CPLD 有多种速度级别，因此您只需购买您所需性能的 CPLD 器件。利用 ISE WebPACK 确定器件的速度级别以满足您系统的时序要求。
- 电压和功耗
- 不同的 Xilinx CPLD 系列具有不同的电压（电源和 I/O）和功耗（静态和动态）要求。
- 封装
- Xilinx CPLD 采用廉价的 QFP 封装、超小型芯片级封装， 以及 I/O 数量较多的 BGA 封装等多种封装形式。
- 要实现基本的 CPLD 设计，您需要下载免费的 ISE WebPACK Software 工具。 除了 ISE WebPACK 软件工具外，Xilinx 还提供了多种软件包，以满足不同的设计要求。
选好 CPLD 器件并下载了必要的软件后，下一步就是设计的实现。设计实现包括： 设计实现包括：
- 设计输入
- 对原型进行编程和测试
- 技术文档
着手利用 CPLD 进行设计
立即采取这些步骤着手您的 CPLD 设计！
- 步骤 1: 下载 ISE® WebPACK™ 软件
- 步骤 2: 阅读软件向导