AR# 34216

描述

Virtex-6 FPGA GTX 收发器 1.1 至 1.4 版允许选择 6.5Gb/s 的最大线路速率。  

本答复记录将介绍如何避开这个局限性为高达 6.6Gb/s 的最大速率生成封装程序。

解决方案

从标准向导生成流程生成 6.6Gb/s 的封装程序，有两个差异需要注意：

1) 在 Virtex-6 FPGA GTX 收发器向导自身中，当选择线路速率时，只选择 6.5Gb/s 和一个刚好低于希望用于 6.6Gb/s 的预期值的参考时钟速率。 

这将确保所有该向导生成的设置都适合这个高线路速率，包括 PLL 分频器设置。

2) 该向导生成的示例 UCF 将有过于低于目标速度的时序约束。  

请升级参考时钟周期约束，以匹配预期参考时钟周期及 TXUSRCLK2 约束，符合 Virtex-6 FPGA GTX 收发器用户指南 FPGA RX 和 TX 接口部分的规则：

//m.alegre-web.com/support/documentation/user_guides/ug366.pdf

链接问答记录

相关答复记录