AR# 46936

|

IBERT 设计助手 – IBERT 高级调试技术

描述

此答复记录探讨一些更高级的技术,可用于解决您使用 IBERT 时所遇到的问题。

:此答复记录是 Xilinx ChipScope 解决方案中心的一部分(Xilinx 答复 45310)。Xilinx ChipScope 解决方案中心可用于解决与 ChipScope 工具相关的所有问题。无论您是使用ChipScope进行新的设计还是寻求解决问题,请使用 ChipScope 解决方案中心来指导您获取正确的信息。

解决方案

使用 IBERT 内核的常见问题之一是收发器链路不通或 PLL 不锁定。您应当首先查阅 AR 46136 (Xilinx 答复 46136),其可以帮助解决 PLL 不锁定的问题。如果该 AR 无法解决您的问题,下述技术可以帮助进一步调试问题。

下一步需要检查收发器的设置,以确认其设置正确。此步骤可采用以下两种方法之一。在获得 IBERT 内核的设置之后,您可以采用适当的 GT 收发器向导(如:Virtex-6 GTX 向导)生成类似设计,然后把 IBERT 设置与 GT 收发器向导所用设置进行对比。理想的情况下,相同的收发器配置应当采用类似的设置。也可以参考适当的收发器用户指南确定 GT 所有属性或端口采用哪种正确的设置。

调试模式中采用 CORE Generator

生成 IBERT 内核时一般会在创建了网表文件之后删除许多源文件与中间文件。您可以在调试模式下运行 CORE Generator 工具,其可以防止工具删除上述文件。有些时候可以查看 IBERT 内核的 GT 封装文件,以了解收发器是如何进行配置的。网表创建后一般会删除该封装文件,而调试模式可以保存该文件。

若需以调试模式运行 CORE Generator 并查看 IBERT GT 封装文件:

  1. 可打开命令行控制台窗口并输入“coregen –ddd”。
  2. 然后正常生成 IBERT 内核。
  3. 生成内核之后进入生成 IBERT 内核所在的目录。
  4. 然后进入 IBERT 内核项目目录的以下位置: <IBERT_Core_Name>_debug\_bbx\<chipscope_ibert_<device_name>_gtx_<version_number>
  5. 打开gt_tiles.v文件。此为相关 IBERT 内核的 GT 封装文件,其显示 GT 的全部端口/属性赋值。

导出(或导入)IBERT 内核的全部收发器设置

有时,在使用 IBERT 时最好把所有的现有 GT 设置(属性与端口)导出到某个文件。此项操作可以在 ChipScope Analyzer 中完成。单击 IBERT_V6GTX 菜单(确切名称根据所用器件与收发器而定, 例如:IBERT_K7GTX),然后单击“导入/导出设置向导”。此项操作可以导出收发器的全部当前设置并把其写入文件。另外,您也可以从文件导入设置并用于您的收发器。

如果您在自己的开发板中仍然无法正常运行 IBERT 内核,请按以下链接创建 WebCase:

http://www.xilinx.com/support/clearexpress/websupport.htm

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
45310 Xilinx ChipScope Solution Center N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
46136 IBERT Design Assistant - Debugging PLL locking issues when using IBERT N/A N/A
AR# 46936
日期 03/07/2013
状态 Active
Type 综合文章
Tools More Less
People Also Viewed