2. 技术支持
  3. AR# 5129: LogiCORE PCI32: What is the advantage of using the BAR_x_WR/RD signals as refered to in the User Guide?
  4. AR# 51296: 设计咨询 - ISE 14.2 和 Vivado 2012.2 Design Suite 版本中 7 系列包延迟时间 (Package Flight Time) 的改变

AR# 51296

|

设计咨询 - ISE 14.2 和 Vivado 2012.2 Design Suite 版本中 7 系列包延迟时间 (Package Flight Time) 的改变

描述

ISE 14.2 和 Vivado 2012.2 设计工具包括面向所有 Kintex-7 和 Virtex-7 器件/封装组合的全新包延迟时间。包延迟时间通常用于匹配存储器接口和其它高速源同步接口的迹线 (trace) 延迟。

说明：包没有进行物理改变，改变的是延迟时间（也就是包迹线延迟）数据更加准确了，这是因为我们改进了数据抽取流程。

解决方案

全新 7 系列电路板设计所需的操作

  • 客户必须在 ISE 14.2 和 Vivado 2012.2 设计工具中使用全新的延迟时间数据。

现有 7 系列电路板设计所需的操作

  • 根据存储器数据速率使用下表，并查看您的器件/封装组合是否已列出：

最高 1066 Mbps

1067 到 1333 Mbps

1334 到 1866 Mbps

包没有受到影响

K325T FFG676

K410T FFG900

VX485T FFG1158

VX485T FFG1927

VX485T FFG1930

VX690T FFG1761

VX690T FFG1927

V2000T FLG1925

V2000T FHG1761

K325T FFG676

K325T FFG900

K410T FFG676

K410T FFG900

VX485T FFG1157

VX485T FFG1158

VX485T FFG1761

VX485T FFG1927

VX485T FFG1930

VX690T FFG1761

VX690T FFG1927

V2000T FLG1925

V2000T FHG1761

无需任何操作

联系工厂：

使用以下模板申请 WebCase。

联系工厂：

使用以下模板申请 WebCase。

如果您的器件/封转组合已经列出，请执行以下步骤：

    1. 首先，下载并填写本设计咨询所附的客户信息模板 (''Package_Flight_Time_WebCase_Submission.xlsx'')。
    2. 然后,新增一个新的 WebCase 并附上填好的模板。 

赛灵思技术支持将分析客户信息模板中提供的详情，以确定是否有任何设计所需的纠正操作。

附件

文件名 文件大小 File Type
Package_Flight_Time_WebCase_Submission.xlsx 21 KB XLSX

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
33566 Design Advisory Master Answer Record for Programmable Logic Based External Memory Interface Solutions for Virtex-6, Spartan-6, all 7 Series Devices, and all UltraScale based Devices N/A N/A
42944 Virtex-7 FPGA 设计咨询主答复记录 N/A N/A
46132 MIG 7 Series DDR3/DDR2 - Trace Matching and Derating Guidelines N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
42944 Virtex-7 FPGA 设计咨询主答复记录 N/A N/A
42946 Kintex-7 FPGA 设计咨询主答复记录 N/A N/A
AR# 51296
日期 03/02/2013
状态 Active
Type 设计咨询
器件
Tools
IP
People Also Viewed