Aurora 64B66B v8.1 和 IP 内核早期版本当 RESET/GT_RESET_IN 输入多次应用到 IP 时，在其初始化过程中有时不稳定。
内核面向 Xilinx 7 系列器件时会出现这个问题。
本答复记录的建议是采用稳定的 Aurora 64B66B 内核
采用 Aurora 64B66B v8.1 和更早版本在初始化阶段发现的所有问题已经在 Aurora 64B66B v9.0 内核中得到解决。
更多详情敬请参见变更日志或 （Xilinx 答复 54368）。
面向 7 系列器件的 Aurora64B66B 内核建议
采用 Aurora 64B66B v8.1 及更早版本的设计未经过全面的生产测试，必须将其升级至 Vivado 2013.3 中的Aurora 64B66B v9.0 内核。
采用 Aurora 64B66B v8.1 及更早版本的设计目前处于生产阶段，并已通过验证，无需采取任何措施。
升级到 Aurora 64B66B v9.0：
敬请参见面向 Vivado 设计套件的 LogiCORE IP Aurora 64B/66B 9.0 产品指南 中的迁移部分：
http://www.xilinx.com/support/documentation/ip_documentation/aurora_64b66b/v9_0/pg074-aurora-64b66b.pdf
采用面向 7 系列器件的 ISE 的设计指南：
Xilinx 没有计划更新 ISE 14.3 中发布的、支持 7 系列器件的 Aurora 64B66B v7.3。
Xilinx 建议将设计迁移到 Vivado 设计套件并用 Aurora 64B66B v9.0 支持面向 7 系列器件的设计。
Aurora64B66B v9.0 中的主要变更
与 Aurora 64B66B 此前版本的向后兼容性
Aurora 64B66B v9.0 预计将与采用 7 系列器件相同配置的内核的此前版本具有向后兼容性。
For example:
采用 x 型配置的 Aurora 64B66B v9.0 同已经投入量产并采用 7 系列器件相同配置的 Aurora 64B66B v8.1 设计之间预计不会产生任何连接问题。
2013.3 版发布后，Xilinx 计划验证 7 系列器件中的 Aurora 64B66B v9.0 和 Aurora 64B66B v8.1，并在答复记录中发布结果。
此外，Xilinx 计划进行面向 7 系列的 Aurora 64B66B v9.0 和面向 6 系列器件的 Aurora 64B66B v7.3 之间的互操作性测试。
Aurora 64B66B v9.0 的修复
Xilinx 强烈建议升级到 Aurora 64B66B v9.0 内核。
下表列出了 v9.0 中的主要 IP 变更。
Aurora 64B66B v9.0 内核复位和初始化部分的修复
| 症状 | 原因 | 修复详情 |
|---|---|---|
| Tx 数据损坏 |
由于热复位 | 使用稳定的时钟同步 MMCM 锁信号 |
| Rx 数据损坏 | 在任何复位后 | 在建立起 CDR 锁之后对 RX 缓冲进行复位 |
| 热插拔引起软件错误 | 链接合作伙伴上的异步复位 | 早期显示热插拔序列中远程代理的复位 |
Aurora 64B66B v9.0 内核架构部分的修复
| 目录 | 原因 | 修复详情 |
|---|---|---|
| 架构改变 | 架构稳健性 | 32 位 Rx 路径可用于提高歪斜裕量增加 CB 差错处理和冗余逻辑删除（PPM 补偿逻辑和每线指针比较） |
| 稳健性修复 | 分布式复位逻辑 | 所有线路上的普遍复位顺序，可消除恢复时钟和用户时钟上的每线复位同步器 |
| 特性启用 | 极性变换 | RT 更新后可启用极性变换功能 |
敬请联系 FAE 或 I/O 专家了解有关修复的更多详情。
修订历史记录
10/23/2013——初始版本
| Answer Number | 问答标题 | 问题版本 | 已解决问题的版本 |
|---|---|---|---|
| 42944 | Virtex-7 FPGA 设计咨询主答复记录 | N/A | N/A |
| 42946 | Kintex-7 FPGA 设计咨询主答复记录 | N/A | N/A |
| AR# 51554 | |
|---|---|
| 日期 | 01/08/2015 |
| 状态 | Active |
| Type | 设计咨询 |
| 器件 | |
| IP | |