2. IP 核
  3. AXI-AHB 桥接器

AXI-AHB 桥接器

简介

产品描述

Xilinx® LogiCORE™ AXI AMM 桥接器 IP 核可将 Avalon 桥接器从 IP 和 AXI 接口主控器连接起来。它可将 AXI4-Lite 和 AXI4 接口事务处理转换为 Avalon 桥接器事务处理。该 IP 不仅允许参数配置与 Avalon 桥接器的从接口属性相匹配，而且还可实现与 AXI 接口系统的无缝连接。

主要特性与优势

  • 支持可配置的 AXI4-Lite 和 AXI4 接口
  • 支持 AXI4-Lite 接口的 32 位数据位宽
  • 支持内存映射 AXI4-Lite 接口高达 1,024 位的数据位宽
  • 支持固定变量等待
  • 支持固定变量时延
  • 如果没有来自 Avalon 从设备的响应信号，可生成 AXI 响应
  • 数据相位超时逻辑
  • 字节和字寻址

资源利用

技术支持

器件系列:

设计工具:

技术文档

特色技术文档

Default Default 标题 文件类型 日期