AXI HBICAP

• 在内部及外部模式下支持 ICAPEn
• 在内部及外部模式下支持 STARTUPEn
• 控制路径的 AXI4-Lite 接口
• 内存映射的 AXI4 从接口，主要用于读取和写入数据路径，每个事务处理支持 256 拍的 AXI 读写猝发
• 可选 AXI4-Stream 主设备接口，可用于通过每个事务处理不受限制的猝发获得读取数据路径
• 支持高达 230 字节的写读传输
• 直通写入路径，在初始化写入传输时没有独立的控制
• 锁定位选项，以便在 ICAP 与其它块处于共享模式下时，保持对 ICAP 的控件

• 通过可用于对 ICAPclock 进行门控的输出，指示读取 FIFO 满状态
• 基于 FIFO 条件的读写路径的中断
• 软复位，FIFO 专用复位选项
• 状态寄存器，指示配置完成和 EoS
• 支持 ICAP 中止运行
• 支持独立读取 FIFO 及写入 FIFO 禁用选项

注：ICAPE2 原语适用于 7 系列器件。ICAPE3 原语适用于 UltraScale™ 和 UltraScale+™ 器件。