2. IP 核
  3. AXI BRAM Controller

AXI BRAM Controller

概述

产品描述

AXI BRAM Controller 是一款 Xilinx 软 IP 核，既能够与 Xilinx 嵌入式开发套件 (EDK) 及 Vivado™ IP 集成器 (IPI) 一起使用，也可作为 Vivado IP 目录中的独立内核提供。 该内核按照 AXI 端点从 IP 设计，能够与 AXI 互连器件以及系统主器件集成，从而能够与本地 BRAM 进行通信。 它支持针对 BRAM 的单项事物处理和突发事物处理，并针对性能进行了优化。

主要功能与优势

  • AXI4（映射的存储器）从接口
  • 低时延内存控制器
  • 独立的读写通道接口，有利于采用双端口 FPGA BRAM 技术
  • 可配置的 BRAM 数据位宽（32、 64 和 128 位）
  • 支持数量高达 256 的 INCR 突发数据传输
  • 支持 2、4、8 和 16 数据波动的 WRAP 突发
  • 支持 AXI 狭窄及未对齐的写入突发传输
  • 与 Xilinx AXI 互连兼容
  • AXI4-Lite 降低引脚选项
  • 支持BRAM 模块宽度的内部与外部模式

资源利用率

技术支持

器件系列:

设计工具:

技术文档

主要资料

Default Default 标题 文件类型 日期