纠错检查 (ECC) 内核

简介

产品描述

Xilinx LogiCORE™ IP ECC 内核支持错误纠正与检查功能,是稳健数据传输的理想选择。这一适应性强的内核支持单比特纠错及双比特错误检查 (SEC-DED) 纠错代码 (ECC) 的汉明算法及 Hsiao 算法。 ECC 内核支持 4 至 128 位的数据位宽,能够与内部及外部存储器以及数千兆位的高速收发器联合使用。


主要特性与优势

  • 支持单比特纠错及双比特错误检查功能
  • 支持 4 至 64 位数据位宽的汉明算法
  • 支持 4 至 128 位数据位宽的 Hsiao 算法
  • 支持纯编码、纯解码以及编解码模式
  • 支持时钟启用以及同步高电平有效复位
  • 可提供添加输入/输出注册阶段的选项
  • 可为高频率工作提供可选内部流水线阶段
  • 可动态启用或禁用纠错功能
  • 提供单比特纠错及双比特错误检查状态输出

技术支持

技术文档

特色技术文档

Default Default 标题 文件类型 日期