产品描述
低密度奇偶校验 (LDPC) 代码等前向纠错 (FEC) 代码提供一种通过不可靠或有噪声通信通道传输数据的错误控制方法。LDPC 编码器／解码器内核可为编码及软判决解码这些代码提供一个优化的模块。能够通过 AXI4-Lite 总线指定奇偶校验矩阵，可支持自定义及标准化的 LDPC 代码。
主要特性与优势
- 针对 5G 无线（回程和基带）应用和 DOCSIS 3.1 应用进行了优化
- 高度可配置的代码
- 可通过 AXI4-Lite 接口配置大量的准循环代码
- 代码参数内存可在多达 128 个代码间共享
- 代码可逐块选择
- 规范化最小和解码算法
- 规范化因数可针对各层进行编程（以 0.0625 的步骤从 0.0625 到 1）
- 1 和 63 之间的迭代数
- 针对每个代码字指定
- 提前结束
- 将每个代码字指定为无、1 或以下两者：
- 奇偶校验通过
- 自上次迭代以来，硬信息或奇偶校验位没有变化
- 将每个代码字指定为无、1 或以下两者：
- 配置为解码器时，软输出或硬输出
- 针对每个代码字进行指定，以包含信息及可选奇偶性
- 模块的有序或无序执行，用户指定的 ID 域可确定模块
资源利用
技术支持
Default
Default
标题
文件类型
日期