产品描述
Finite Impulse Response (FIR) Filter 是 DSP 系统内最常见和最基础的构建模块之一。尽管它的算法非常简单，但实现细节上的变异可能也很大，对于今天的硬件工程师来说，会耗费大量的时间，尤其是在数字无线电等滤波器控制系统中。FIR 编译器不仅可缩短按下按钮的滤波器实现时间，同时还可为用户提供在 FIR 滤波器规范的不同硬件架构之间进行权衡的能力。
主要功能与优势
- 提供带有 CORE Generator 的 VHDL 演示测试台
- 支持基于乘法累加 (MAC) 的流水线直接形式 FIR 和基于转置直接形式的 MACFIR
- 高性能有限脉冲响应 (FIR)、多相抽取滤波器、多相内插器、半带、半带抽取滤波器和半带内插器、Hilbert 变换和内插式滤波器实现方案
- 高级交叉通道，有助于为高级系统实现可配置的带宽特性
- 为对称滤波器实现方案提供 DSP48 Slice 的多列支持
- 一个定点位精确的 C 模型，可为 Xilinx FIR 编译器内核实现系统级分析
- 多种实现架构：DAFIR、基于加法器结构树的 MACFIR（适用于支持 Mult18x18 的器件）和基于加法器链的 MACFIR（适用于支持 XtremeDSP™ Slice 的器件）
- Virtex®-6、Virtex-7 和 Kintex®-7 器件（-1 速度级）的性能高达 470MHz
- 支持 2 -2048 个抽头
- 为最紧凑的实现方案提供硬件折叠的自动控制
- 支持多达 64 个通道（通道 = 独立语音/数据/视频流），与 FPGA 同时处理的其它流媒体内容无关。
- 内插和抽取因子通常多达 64 个，单通道滤波器多达 1024 个
- 支持可重新加载的系数以及达 16 个系数集
- 系数结构自动优化，减少面积消耗：对称和半带
- 为数据及系数存储自动选择模块与分布式内存
- 与 Vivado® IP Integrator、Vivado IP Catalog™ 和 Xilinx DSP™ 的系统生成器联用
- 支持超级采样率滤波器配置
资源利用率
技术支持
主要资料
Default
Default
标题
文件类型
日期