产品描述
面向 7 系列 FPGA GTH 收发器的可定制 LogiCORE™ IP 集成式误码率测试器 (IBERT) 核用于评估和监控 GTH 收发器。该核包括采用 FPGA 逻辑实现的模式生成器和检查器，并能够接入 GTH 收发器的端口和动态重配置端口属性。还包括了通信逻辑，可通过 JTAG 在运行时间进行设计访问。根据客户的配置及本文档中的描述，此核可以作为一个独立的或开放的设计。
主要特性与优势
- 为 Vivado® 串行 I/O 分析器软件与 IBERT 内核之间提供了通信路径。
- 提供 7 系列 FPGA GTH 收发器 （用户可选数量）
- 可根据所需的线速、参考时钟速率、参考时钟源和数据通路宽度来定制每个收发器
- 需要可源自引脚或某个使能 GTH 收发器的系统时钟
资源利用
技术支持
特色技术文档
Default
Default
标题
文件类型
日期