我们始终推荐使用 IBIS 模型。许多器件的 IBIS 模型通常可以免费下载。使用 IBIS 技术具有如下优势：
SPICE：适合传统方法
随着 I/O 开关频率不断提升，电压不断下降，准确的 I/O 仿真已成为现代高速数字系统设计的重要组成部分。通过准确仿真 I/O 缓冲器、端接和开发板线迹，您可显著加速新设计的上市进程。我们应在设计的开始阶段就明确与信号完整性相关的问题，从而减少板故障修复的次数。
IC 设计等领域以前一直采用 SPICE 分析技术，需要相当高的准确性。不过，在 PCB 和系统领域，SPICE 分析法对用户和器件厂商而言都存在若干不利因素。
由于 SPICE 仿真需要对晶体管级电路进行建模，因而必须包含电路和工艺参数的详细信息。大多数 IC 厂商都将上述信息视为专有机密信息，不愿意公开。
尽管 SPICE 仿真准确性非常高，但速度非常慢，对瞬变仿真分析而言尤其如此，只有在评估信号完整性性能时才用到。此外，并非所有的 SPICE 仿真器都可全面兼容。此外，系统默认的仿真器选项也会因不同的 SPICE 仿真器而有所不同。由于一些功能非常强大的选项控制着准确性、融合度以及算法类型，因而选项不一致会导致不同仿真器之间的仿真关联不当。最后，由于 SPICE 存在不同的版本差异，模型在不同仿真器之间往往不兼容，必须针对特定的仿真器进行提取。
IBIS: 可选效益
I/O 缓冲器信息规范 (IBIS) 是 SPICE 仿真器外的另一备选方案。Intel 原创开发了 IBIS 技术，能够为客户提供准确的 IO 缓冲器模型，避免了透露知识产权信息的风险。EIA/IBIS Open Forum 目前负责 IBIS 规范的维护，其成员来自众多 IC 和 EDA 厂商。
IBIS 的模芯由一块电板、电压和定时信息构成。这对 IC 厂商而言极富吸引力，因为可将 IO 内部电路看作是一个黑盒子。不显示关于电路及工艺细节的晶体管级信息。
IBIS 模型仿真速度比 SPICE 快很多，而准确度仅略有下降。IBIS 仿真消除了 SPICE 模型和仿真器出现的非收敛性问题。几乎所有的 EDA 厂商目前都支持 IBIS 模型，而且这种模型具有很好的易用性。大部分设备的 IBIS 模型都可通过网络免费获得。便于在同一开发板上仿真数种不同的制造设备。
Xilinx 为所有当前的产品提供了 IBIS 模型，您可以轻松地从我们的网站下载这些模型。