发现版本：v1.1
版本解决和其它已知问题：见(赛灵思解答40469)
Synplify综合支持吗？
用Synplify综合在ISE设计套件 13.4中的v1.3版本中不被官方支持。这是因为没做过任何测试可验证核功能是否正常，当wrapper用Synplify综合时。未来发布的版本计划支持Synplify。
若选Synplify作为核发生器工具流程，则生成用于Synplify的脚本。即使设计流程不被官方支持。但可为欲使用Synplify的用户提供参考，
脚本之一，implement.bat[sh] 文件，调用Synplify两次。尽管不会造成功能性问题，仅需以下部分：
#Synthesize the Example Design Files
echo 'Synthesizing example design with Synplify';
Synplify_pro -batch synplify.prj
cp Synplify/xilinx_pci_exp_ep.edf 。/results/xilinx_pcie_2_1_ep_7x.edf
cd results
echo ''Running ngdbuild'
etc....
用于PCI Express v1.6 7系列集成模块的更新- Verilog版本现已官方支持。但，仍不支持VHDL
修订历史：
07/25/2012- v1.6 版本更新
03/06/2012-更新支持Synplify的信息。
12/06/2011-添加版本解决了在初始发布版中的问题记录40469
10/27/2011
注: ''发现问题的版本'' 指首先出现该问题的版本。 该问题可能也出现于较早版本，但未对较早版本进行特定测试。
| Answer Number | 问答标题 | 问题版本 | 已解决问题的版本 |
|---|---|---|---|
| 40469 | 7 Series Integrated Block for PCI Express - Release Notes and Known Issues for All Versions up to Vivado 2012.4 and ISE 14.7 | N/A | N/A |
| AR# 44681 | |
|---|---|
| 日期 | 08/26/2013 |
| 状态 | Active |
| Type | 已知问题 |