2. 技术支持
  3. AR# 6861: V2.1i COREGEN USER GUIDE, MTI, VHDL flow: 'Error xxxmyadder8.vhd(20): near "myadder8_top" expecting COMPONENT' in VHDL testbench example
  4. AR# 68617：PCI Express (Vivado 2016.4) 的 DMA 子系统 — VCU118（xcvu9p-flga2104 -2L 器件）中提供 x16 通道支持

AR# 68617

|

PCI Express (Vivado 2016.4) 的 DMA 子系统 — VCU118（xcvu9p-flga2104 -2L 器件）中提供 x16 通道支持

描述

发现问题的版本: 3.0 (Rev1)

已解决问题的版本及其它已知问题: （Xilinx 答复 65443）


在为 VCU118 电路板（xcvu9p-flga2104 -2L 器件）的 PCI Express 内核配置 DMA 子系统时， 所支持的最大链路宽度仅限于 x8。 

本文是 PCI Express 解决方案中心的一部分

(Xilinx 答复 34536) 面向 PCI Express 的 Xilinx 解决方案中心

解决方案

这是一个已知问题，其将在该内核的未来版本中得到修复。

要解决该问题，请在为 VCU118 电路板的 PCI Express 内核配置 DMA 子系统时按照以下步骤操作：

  1. 请跳过‘电路板’选项卡选择（不要选择定制以外的任何选项）
  2. 在基本选项卡上，请选择 PCIe block X1Y2 及所需的链路宽度 x16

使用该解决方案，必须应用以下约束：

使用 set_property -dict [list CONFIG.vcu118_board {true}] [get_ips <component_name>]


Note: "Version Found"指的是问题首次被发现的版本

该问题可能也出现于较早版本，但未对较早版本进行特定测试。

修订历史：

02/03/2017——初始版本

AR# 68617
日期 02/15/2017
状态 Active
Type 已知问题
IP
People Also Viewed