针对一般设计过程出现的重大问题创建设计咨询答复记录，精选后用于 Xilinx 提醒通知系统。
此设计咨询包含 Kintex UltraScale+ 和 Virtex UltraScale+ 系列。
| (Xilinx Answer 72314) | 有关 UltraScale HW-SYSMON 的设计咨询：I2C 接口的安全性意外启用写入功能 | [SECURITY] |
2018 年 8 月 13 日发布的设计咨询提醒
| (Xilinx Answer 71371) | UltraScale + GTH GTY I，M 和 Q 等级的设计咨询 - 在极端温度斜坡上偶尔会出现数据错误 |
2017 年 6 月 19 日发布的设计咨询提醒
| (Xilinx Answer 69152) | 设计咨询 2017.1 战术补丁，针对使用组件模式原语的 Vivado 双向逻辑问题（IOBUF 与 IDDRE1、ISERDESE3、ODDRE1、OSERDESE3 或 FDCE/FDPE/FDRE/FDSE 配合使用，IOB=TRUE） |
| (Xilinx Answer 69034) | 7 系列、UltraScale 和 UltraScale+ 的设计咨询，Vivado 2016.3 之前的所有版本都没有包括差分 I/O 标准的飞行时间延迟。 |
| (Xilinx Answer 68832) | 采用 Vivado 2016.4（或更早版本）进行 UltraScale FPGA、UltraScale+ FPGA 以及 Zynq UltraScale+ MPSoC eFUSE 编程的设计咨询 | [SECURITY] |
| (Xilinx Answer 67645) | 有关 7 系列和 UltraScale 架构 FPGA 配置回退和 POST_CRC limitation 限制的设计咨询 | [SECURITY] |
| Answer Number | 问答标题 | 问题版本 | 已解决问题的版本 |
|---|---|---|---|
| 69152 | 设计咨询 2017.1 战术补丁，针对使用组件模式原语的 Vivado 双向逻辑问题（IOBUF 与 IDDRE1、ISERDESE3、ODDRE1、OSERDESE3 或 FDCE/FDPE/FDRE/FDSE 配合使用，IOB=TRUE） | N/A | N/A |
| 67645 | Design Advisory for 7 Series and UltraScale Architecture FPGA configuration fallback and POST_CRC limitation | N/A | N/A |
| AR# 69478 | |
|---|---|
| 日期 | 03/09/2020 |
| 状态 | Active |
| Type | 设计咨询 |
| 器件 | |