AR# 71322

描述

本答复记录提供一种方法，在可下载的 PDF 中使用 JTAG 至 AXI 主 IP 读取 AXI PCIe Gen3/XDMA 内部寄存器，以提高其可用性。

答复记录以 Web 方式提供，且内容会随新信息的出现而经常更新。访问此答复记录，以获取最新的 PDF 版本。

本文是 PCI Express 解决方案中心的一部分

解决方案

本答复记录附带的文档主要介绍如何使用 JTAG 至 AXI 主 IP，通过 PCI Express Gen3 (AXI PCIE Gen3) AXI 桥接器的 AXI4-Lite 接口以及 PCI Express DMA 子系统 (XDMA) 访问内部配置寄存器。

已提供一个方框图和各种 Tcl 命令来读取和写入内部寄存器，并在 Vivado ILA 中侦测所产生的 AXI 事务处理。

所提供的步骤将有助于通过读取 IP 的内部寄存器（如中断解码寄存器、桥接器状态及控制寄存器等）进行调试。

在处理器挂起而且无法从软件读取寄存器的情况下，所介绍的方法特别有用。

修订历史：:

07/24/2018 - 初始版本

附件