了解编译单元，以及 Vivado 如何组织这些编译单元，用于混合 Verilog 和 SystemVerilog 项目。编译单元影响用户定义范围，还限制编译指令范围。