Vivado デザインハブ - タイミングクロージャおよびデザイン解析

日本語版の列に示されている資料によっては、英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新の情報につきましては、必ず最新英語版をご参照ください。このページに示されている英語版はすべて最新版です。

別のデザインハブページには右側ペインからアクセスできます。

はじめに

概要 (英語)	日本語
UG949 - Recommended Timing Closure Methodology	推奨されるタイミングクロージャ
UG906 - Report QoR Suggestions	QoR 推奨事項レポート
Analyzing Implementation Results	インプリメンテーション結果の解析
Running Design Rule Checks (DRCs) in Vivado	Vivado でのデザインルールチェック (DRC) の実行
Timing Analysis Controls	タイミング解析制御
Vivado Report Design Analysis	Vivado のデザイン解析レポート
UG938 - Vivado Design Suite Tutorial: Design Analysis and Closure Techniques	Vivado Design Suite チュートリアル: デザイン解析およびクロージャテクニック
キーコンセプト (英語)	日本語
UltraFast Vivado Design Methodology For Timing Closure	タイミングクロージャのための UltraFast Vivado 設計手法
Vivado Timing Closure Techniques - Physical Optimization	Vivado タイミングクロージャテクニック: 物理最適化
クロスクロックドメインチェッキング－ CDC 解析
UG906 - Performing Timing Analysis	タイミング解析の実行
UG906 - Timing Methodology Checks	タイミング手法チェック
使用方法 (英語)	日本語
AR63740 - Vivado Timing Closure - Suggestions for Resolving Timing Issues	Vivado タイミングクロージャ - タイミングに関する問題を解決する方法
AR64995 - Vivado Timing Closure - Suggestions for Resolving CDC Timing Issues	Vivado タイミングクロージャ - CDC のタイミング関する問題を解決する方法
AR45187 - How Do I Read the Timing Delay Names?	タイミング遅延名の命名規則を教えてください。

重要なラーニング資料

手法ガイド (英語)	日本語
UG1292 - UltraFast Design Methodology Timing Closure Quick Reference Guide	UltraFast 設計手法タイミングクロージャクイックリファレンスガイド
ビデオ (英語)	日本語
Design Analysis and Floorplanning with Vivado	Vivado でのデザイン解析およびフロアプラン
Using the Vivado Timing Constraint Wizard	Vivado タイミング制約ウィザードの使用
Advanced Clock Constraints and Analysis	アドバンスクロック制約および解析
Using report_cdc to Analyze CDC Structural Issues	report_cdc コマンドを使用した CDC の構造的問題の解析
Vivado Saving and Restoring Reports Using RPX Files	RPX ファイルを使用した Vivado タイミングレポートの保存と復元
ユーザーガイド (英語)	日本語
UG906 - Vivado Design Suite User Guide: Design Analysis and Closure Techniques	Vivado Design Suite ユーザーガイド: デザイン解析およびクロージャテクニック
UG903 - Vivado Design Suite User Guide: Using Constraints	Vivado Design Suite ユーザーガイド: 制約の使用
トレーニング (英語のみ)
Vivado Design Suite を使用した FPGA デザイン

サポートリソース

よくある質問 (FAQ) (英語)	日本語
AR54561 - How Does Vivado Timing Analysis Calculate Worst-Case Timing Values If I Do Not Know the Temperature Grade?	デバイスの温度グレードが不明な場合のワーストケースタイミング値の算出方法を教えてください。
AR55248 - Why Do I Get a CRITICAL WARNING "No Clocks Specified For My IP", or "No Valid Object(s) Found for set_max_delay"?	「No Clocks Specified For My IP」または「No Valid Object(s) Found for set__delay」というクリティカル警告メッセージが表示される理由を教えてください。
AR51455 - What Are TNS, WNS, THS, and WHS?	TNS、WNS、THS、および WHS について教えてください。
AR56877 - Latch Analysis Parameters, "Time given to startpoint" and "Time borrowed from endpoint"	ラッチ解析パラメーター [Time given to startpoint] および [Time borrowed from endpoint] について教えてください。
AR50384 - Why Do I Get "ERROR [Constraints-443] set_max_delay -datapath_only: t1_reg/Q is not a valid start point"	[Constraints-443] set_max_delay -datapath_only: t1_reg/Q is not a valid start point」というエラーが発生する理由を教えてください。
AR56393 - Report_Datasheet - Explanation for "Source Offset to Center"	report_datasheet を実行して生成されたレポートの [Source Offset to Center] について教えてください。
フォーラム (英語のみ)
ザイリンクスユーザーコミュニティフォーラム - タイミング解析

Vivado Design Suite 製品ページ

デザインハブホームページ

Vivado デザインハブ

詳細概略

メモリインターフェイスハブ

エンベデッドデザインハブ