2. 技术支持
  3. AR# 42024: MIG 7 系列 DDR3 – FPGA 和 DDR3 SDRAM 之间的推荐迹线阻抗是什么？

AR# 42024

|

MIG 7 系列 DDR3 – FPGA 和 DDR3 SDRAM 之间的推荐迹线阻抗是什么？

描述

XILINX是否确定了7系列 FPGA MIG 设计和DDR3 SDRAM 间走线的推荐特性阻抗？

注：本答复记录是 Xilinx MIG 解决方案中心的一部分 (Xilinx 答复 34243)。 

Xilinx MIG 解决方案中心可解决所有与 MIG 相关的问题。 

无论您是要使用 MIG 来进行新设计还是要解决问题，请使用 MIG 解决方案中心来指导您获取相应的信息。

解决方案

Xilinx 推荐为运行速度等于或超过 1333 Mb/s 的 DDR3 SDRAM 存储器接口使用 40 欧姆的迹线。

40 欧姆的迹线提供更好的 SSI 和信号完整性，因为它们可以向 SDRAM 上的接收器传送更多电量。

50 欧姆的迹线可用于更慢的数据速率。

7 系列 FPGA 存储接口解决方案用户指南 (UG586) 现记录这些推荐的跟踪阻抗。 

敬请参考用户指南，了解更多信息。

链接问答记录

主要问答记录

Answer Number 问答标题 问题版本 已解决问题的版本
46132 MIG 7 Series DDR3/DDR2 - Trace Matching and Derating Guidelines N/A N/A
51475 MIG 7 系列设计助手 - MIG 7 系列 DDR2/DDR3、电路板布局和设计指南 N/A N/A

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
34204 MIG v3.0-3.3, Virtex-6 DDR3/DDR2 - Read Leveling Stage 2 fails in hardware due to OCB Monitor issue N/A N/A
35976 MIG、MPMC 和 Spartan-6 MCB 的设计咨询 - 设计不是通过复位产生的，需要重新上电才能恢复功能性（需要软件/IP 核升级） N/A N/A
35818 Design Advisory for Spartan-6 FPGA - Memory Controller Block (MCB) Performance Change for DDR2 Interfaces N/A N/A
36291 MIG, MPMC, Spartan-6 MCB - 在初始配置时出现存储器故障 N/A N/A
39076 MIG Virtex-6, Spartan-6 FPGA MCB - Disabling the DLL from a Micron memory DIMM N/A N/A
40876 MIG 7 Series v1.1 DDR3 SDRAM - MIG allows setting memory frequencies above data sheet specifications N/A N/A
41752 MIG 7 Series DDR3/DDR2 - Can a x16 interface fit into a single bank? N/A N/A
39549 MIG Virtex-6 DDR2/DDR3 - Read and Write FIFO Depths N/A N/A
AR# 42024
日期 06/23/2014
状态 Active
Type 解决方案中心
器件
IP
People Also Viewed