2. 技术支持
  3. AR# 6192: Synopsys FPGA Compiler: writes out absolete timing constrains in XNF (basnu:179)
  4. AR# 61922: Vivado 综合 - Vivado 综合是否使用用于非对称 BRAM 推理的奇偶校验位？

AR# 61922

|

Vivado 综合 - Vivado 综合是否使用用于非对称 BRAM 推理的奇偶校验位？

描述

Vivado 综合是否使用用于非对称 Block RAM 推理的奇偶校验位？

举例来说，写入端口为 9x4K，读取端口为 36x1K，如读取端口使用奇偶校验位，就能放进单个 Block RAM。

否则就会使用 2 个 Block RAM，而不使用奇偶校验位。

解决方案

Vivado 综合不支持用于非对称 Block RAM 推理的奇偶校验位。

因此当用于非对称 RAM 的端口宽度为 36 时，您可能看到 Block RAM 的利用率超过预期。

链接问答记录

相关答复记录

Answer Number 问答标题 问题版本 已解决问题的版本
57854 2014.1 Vivado Synthesis - Some patterns of asymmetric BRAM inference are not successful. N/A N/A
AR# 61922
日期 04/05/2016
状态 Active
Type 已知问题
Tools
People Also Viewed