AR# 64749

描述

对于 JESD204 PHY v2.0 (2015.1) 而言，在使用具有 AXI4-Lite 管理接口选项的 QPLL 在图形用户界面中通电后，CPLLPD 端口在默认状态下设置为 0。

这可在 MGTAVTT 电源供电线上导致电流浪涌问题，如（Xilinx 答复 59294）中所述。

解决方案

由于存在潜在的峰值电力，如 （Xilinx 答复 59294）中所述，因此 CPLLPD 必须设置为 1（不管是否使用）。

要解决 JESD204 PHY v2.0 (2015.1) 的这个问题，建议手动修改  CPLL_PD 初始值（查看 jesd204_phy_10g_axi_transDbgCtrl_async.v 模块），将其设置为 1。

这在 Vivado 2015.2 的 JESD PHY v2.0 (Rev. 1) 中已经修复，如 IP 修改日志所述：

• 为 7 系列删除了多余的 CPLL 复位逻辑。收发器忽略此输入。由内部状态机控制。
• 增加了在 PLL LOCK 丢失时创建复位脉冲的逻辑。仅 7 系列。
• 修复了 AXI4-Lite 管理接口启用时、CPLLPD 与 QPLLPD 默认值的问题。不启用时关断 PLL。