2. IP 核
  3. AXI Chip2Chip

AXI Chip2Chip

概述

产品描述

随 Vivado 软件免费提供。

LogiCORE™ IP AXI Chip2Chip 是一款 Xilinx 软 IP 核，可与 Vivado® 设计套件一起使用。这款灵活应变的模块可在 AXI 系统之间实现桥接，充分满足多器件片上系统解决方案的需求。内核不仅支持多个器件至器件连接的选项，而且还提供引脚数很少的高性能 AXI 芯片至芯片桥接解决方案。

主要功能与优势

  • 支持 AXI4 内存映射用户界面
  • 支持 32 位可选 AXI4-Lite 数据位宽
  • 支持单端或差分 SelectIO™ FPGA 接口和 Aurora FPGA 接口
  • 为 AXI4 和 AXI4-Lite 接口提供独立的主从模式选择
  • 支持 32 至 64 位 AXI 数据位宽
  • 支持异步低电平有效复位
  • 支持通用时钟运算，也支持独立时钟运算
  • 支持多个宽度转换选项，可减少 I/O 利用率
  • 通过抗偏差运算支持链路检测 FSM
  • 提供差分 I/O 支持（差分时钟或差分时钟及数据选项）
  • 允许所有 5 个 AXI 通道独立运行
  • 针对通信中断提供额外的高优先级直通通道支持
  • 为链路状态监控与报告提供专用高优先级内部通道
  • 为链路错误和多比特错误生成错误中断
  • 为 Aurora 接口提供单比特位纠错 ECC

资源利用率

技术支持

器件系列:

设计工具:

技术文档

主要资料

Default Default 标题 文件类型 日期