2. 技术支持
  3. Answers 6700x
  4. AR# 67004: Vivado 约束 — 约束范围设定主答复记录

AR# 67004

|

Vivado 约束 — 约束范围设定主答复记录

描述

Vivado 工具支持范围限定的约束特性，旨在将 XDC 文件与设计子集（如子模块网表、团队设计流程中设计的不同部分、设计中的 IP 等）关联起来。

本答复记录提供与约束范围设定方法有关的信息及一般性问题。

解决方案

1) 文档

请参见以下用户指南，了解约束范围设定方法。

(UG903) — Vivado 设计套件用户指南：使用约束
  • 第 2 章 -> 约束范围设定
(UG896) — Vivado 设计套件用户指南：采用 IP 进行设计
  • 第 2 章 -> 管理 IP 约束
2) 使用 DCP 时的约束方法。

(Xilinx Answer 66987) Vivado 约束 — 使用后期合成 OOC DCP 时，了解约束范围限定方法的优势

3) 约束范围设定方法的一般性问题。

(Xilinx Answer 63960) FIFO Generator v12.0 — [Common 17-55]‘get_property’预计至少有一个对象。[axis_fifo_32x16_clocks.xdc]
(Xilinx Answer 56169) Vivado 约束 — 严重警告：[Common 17-55]‘get_property’预计至少有一个对象
(Xilinx Answer 58308) Vivado 约束 — FIFO Generator IP 约束被无意中删除
(Xilinx Answer 58260) Vivado 约束 —“警告：[Vivado 12-584] 无端口匹配……”出现在 IP 的 I/O 布置约束页面上
(Xilinx Answer 59799) Vivado 约束 — 在限定范围的约束文件中使用 create_clock 约束时，如何避免覆盖时钟约束？
(Xilinx Answer 54799) Vivado 约束 — 与 XDC 约束有关的警告／严重警告将出现在合成过程中，但实现过程中没有
AR# 67004
日期 08/08/2017
状态 Active
Type 综合文章
Tools
People Also Viewed