You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
解决方案
产品
必威公司背景
解决方案
产品
必威公司背景
解决方案(按技术分)
自适应计算
返回
自适应计算
自适应计算概览
自适应计算解决方案
自适应计算产品
面向开发者的自适应计算
AI 推断加速
返回
AI 推断加速
为什么选择 Xilinx AI
Xilinx AI 解决方案
Xilinx AI 快速上手
资源
深度学习培训 vs 推断:差异化
单精度 vs 双精度 vs 多精度计算
应用商城
返回
应用商店
应用商城概述
Alveo 数据中心加速器应用
Kria SOM (System-on-Module) 应用
应用商城账户管理
betway 怎么安装
视频 AI 分析
betway 是什么意思
各行业的解决方案
汽车
返回
汽车
betway.com
betway 官网
betway 体育
betway 西汉姆精装版
betway 体育客户端
广播与专业 A/V
返回
广播与专业 A/V
betway
Betway sports
betway 西汉姆
交换器与 KVM
编码器和解码器
betway nip
专业显示器和标牌
betway live
路由器 & 交换机
betway 88体育
发送器与调制器
betway 365客户端
视频处理卡
消费电子
返回
消费电子
概述
音视频与娱乐
打印机
家居与生活方式
数据中心
返回
数据中心
betway 88
计算存储
数据库与数据分析
金融技术
高性能计算
betway 怎么安装
视频/图像处理
仿真与原型设计
返回
仿真与原型设计
概述
ASIC 仿真实现
基于 FPGA 的原型设计
工业/视觉
返回
工业
概述
3D 打印机与增材制造
人机接口
I/O 模块和智能传感器
IIoT 网关与边缘设备
采用工业物联网边缘节点实现工业控制
机器和计算机视觉
驱动/马达控制
机器人
智能电网
列车与铁路
视频监控
保健/科学
返回
保健/医疗
概述
临床除颤器和自动体外除颤器
诊断与临床内镜处理
医疗保健 AI
CT、MRI 和 PET 医学成像
超声医学成像
多参数患者监护仪与心电图监测器
其他医疗设备
机器人辅助手术
安全性与合作伙伴解决方案
测试和测量
返回
测试和测量
概述
半导体自动测试设备
测试和测量仪器
有线测试器和无线测试器
有线 / 无线通信
返回
有线 / 无线通信
概述
网络安全性
电信加速
电信
无线
解决方案
产品
必威公司背景
Xilinx 产品类别
器件
返回
器件
探索芯片器件
ACAP
FPGA 和 3D IC
SoC、MPSoC、和 RFSoC
成本优化的产品组合
资源
FPGA 编程:原理概述
电源与热管理
加速器
返回
加速器
数据中心加速器卡
计算存储
电信加速器
资源
什么是加速计算?
System-on-Modules (SOMs)
返回
System-on-Modules (SOMs)
SOM 概述
Kria SOM (System-on-Module)
Kria SOM 资源
什么是 SOM (System-on-Module)?
使用 Kria 视觉 AI SOM 开始设计
使用 Kria 机器人SOM 开始设计
面向 Kria SOM 的应用商城
Kria SOM 论坛
评估板与套件
返回
评估板与套件
探索开发板与套件
评估板
FPGA 夹层卡
开发板与套件附件
以太网适配器
返回
以太网适配器
Alveo SN1000 SmartNIC
Alveo U25N SmartNIC
Alveo X3 系列适配器
X2 系列卸载 NIC
8000 系列卸载 NIC
软件开发
返回
软件开发工具
Vitis™ 软件平台
Vitis™ AI 的强大功能
Vitis™ 视频分析 SDK
Vitis™ 加速库
Vitis™ Model Composer
旧版工具
软件开发资源
开发中心
Xilinx 加速器计划
开发者计划社区
参考应用
区块链开发的开发者指南
硬件开发
返回
硬件开发工具
Vivado® ML
IP 核
Vitis™ Model Composer
硬件开发资源
开发中心
芯片评估板
设计中心
嵌入式开发
返回
嵌入式开发
嵌入式软件与生态系统
Xilinx Wiki 设计范例
Xilinx GitHub
开发者计划社区
核心技术
返回
核心技术
探索所有内核技术
3D IC
AI 引擎
配置解决方案
连接功能
设计安全性
DSP
Dynamic Function eXchange
以太网
功能性安全
高速串行
机器学习
存储器
MIPI 成像连接
PCI Express
电源与热管理
处理解决方案
RF 采样
信号完整性
系统监视器和 XADC
应用商城
返回
应用商店
应用商城概述
Alveo 数据中心加速器应用
Kria SOM (System-on-Module) 应用
应用商城账户管理
质量与可靠性
AMD 产品类别
AMD 处理器
AMD Radeon™ 显卡
AMD Instinct™ 加速器
解决方案
产品
必威公司背景
技术支持与服务
技术支持
返回
技术支持社区
技术支持主页
知识库
技术文档
技术支持社区
产品退货
设计中心
Versal ACAP 设计流程文档
下载与许可
开发者计划
返回
开发者计划
开发中心
加入开发者计划
开发者计划社区
服务
返回
服务
培训
下载与许可
产品退货
大学计划
合作伙伴设计服务
求职
必威公司背景
返回
必威公司背景
betway娱乐betway娱乐
管理团队
投资者关系
Xilinx Ventures
社区参与计划
企业责任
企业简报中心
求职
合作伙伴
返回
合作伙伴
Xilinx 合作伙伴计划概述
合作伙伴计划详情
探索合作伙伴解决方案
加速器与开发者计划
联系我们
返回
联系 Xilinx
联系销售
公司地点
授权分销商
社区
开发中心
新闻专区
研讨会
视频门户
客户成功案例
betway赛事管理
活动
技术支持社区
购物车
Sub Total
Shipping
Calculated at Checkout
Tax
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
账户
登录 | 注册
退出
搜索
全部
芯片器件
开发板与套件
IP
技术支持
技术文档
知识库
社区论坛
合作伙伴
视频
新闻稿
搜索
Xilinx 现在是
AMD 的一部分
更新的隐私条款
技术支持
设计中心
2020.2
Vivado 2020.2 - I/O and Clock Planning
Vivado 2020.2 - I/O and Clock Planning
Choose version:
2020.1
2019.2
2019.1
Introduction
Date
UG945 -
Vivado Design Suite Tutorial: Using Constraints
07/23/2020
UG949 -
Board and Device Planning Methodology
08/14/2020
I/O Planning Overview
09/07/2012
7 Series Clocking Resources
Creating Basic Clock Constraints
07/26/2012
Designing with UltraScale Memory IP
09/16/2014
Using IO In Native Mode vs Component Mode
03/15/2016
PG150 -
Creating a Memory Interface Design using Vivado MIG
01/21/2021
UG895 -
Using the Vivado Design Suite Board Flow
07/31/2020
Key Concepts
Date
Advanced Clock Constraints and Analysis
12/18/2012
Creating Generated Clock Constraints
10/29/2012
Working with Constraint Sets
07/24/2012
UG903 -
I/O Constraints
08/17/2020
UG912 -
IO_BUFFER_TYPE Property
07/08/2020
UG912 -
IOB Property
07/08/2020
UG912 -
IOSTANDARD Property
07/08/2020
UG912 -
PACKAGE_PIN Property
07/08/2020
UG903 -
Defining Clocks
08/17/2020
UG912 -
CLOCK_BUFFER_TYPE Property
07/08/2020
UG912 -
CLOCK_ROOT Property
07/08/2020
UG898 -
Designing with the MIG Core
11/24/2020
UG899 -
Pin Planning with UltraScale Device Memory Controllers
06/03/2020
UG994 -
Using the Board Flow in IP Integrator
01/04/2021
UG895 -
Board Interface File
07/31/2020
Additional Learning Materials
Additional Learning Materials
Vivado Design Suite
Date
UG899 -
Vivado Design Suite User Guide: I/O and Clock Planning
06/03/2020
UG903 -
Vivado Design Suite User Guide: Using Constraints
08/17/2020
UG912 -
Vivado Design Suite Properties Reference Guide
07/08/2020
UG835 -
Vivado Design Suite Tcl Command Reference Guide
11/18/2020
UltraScale Architecture
Date
UG583 -
PCB Design User Guide
09/02/2020
UG571 -
SelectIO Resources User Guide
08/28/2019
UG572 -
Clocking Resources User Guide
08/28/2020
UG576 -
GTH Transceivers User Guide
08/26/2019
UG573 -
Memory Resources User Guide
08/18/2020
7 Series Devices
Date
UG483 -
PCB Design Guide
05/21/2019
UG471 -
SelectIO Resources User Guide
05/08/2018
UG472 -
Clocking Resources User Guide
07/30/2018
UG476 -
GTX/GTH Transceivers User Guide
08/14/2018
UG586 -
Memory Interface Solutions User Guide
04/04/2018
Zynq-7000 SoC
Date
UG933 -
PCB Design Guide
03/14/2019
UG585 -
Technical Reference Manual
07/01/2018
UG586 -
Memory Interface Solutions User Guide
04/04/2018
Training
Date
Designing FPGAs Using the Vivado Design Suite
Support Resources
Support Resources
Frequently Asked Questions (FAQ)
Date
UG949 -
When Do I Assign I/O Constraints?
11/30/2016
AR46504 -
How Do I Use the Clocking Wizard with 7 Series Devices?
AR61075 -
What Is the Recommended Flow for Creating Multiple MIG Interfaces Within a Single Design?
AR61304 -
What Are the Clocking Guidelines and Requirements for MIG IP for UltraScale devices?
AR55734 -
How Do I Display the I/O Planning View Layout?
AR55697 -
How Do I Calculate the Package Flight Time for My Device Using Vivado?
Forums
Date
Support Community
Vivado Design Suite Product Page
Design Hubs Home Page
反馈
关闭