产品描述
Clocking Wizard 的提供符合 Xilinx 最终用户许可证条款规定，随 ISE® 和 Vivado™ 软件免费提供。
Clocking Wizard 可简化在 Xilinx FPGA 中配置时钟资源的过程。
LogiCORE™ IP 时钟向导可生成 HDL 源代码来根据用户需求配置一款时钟电路。该向导可自动选择适当的时钟原语并为一个时钟网络配置缓冲、反馈和时序参数，也可帮助用户为手动选择的原语配置属性。如果需要，用户还可覆盖任何向导计算的参数。除了为时钟电路生成源 HDL 外，该向导还可调用 Xilinx 时序分析工具来生成时序参数报告。
主要特性与优势
- 每个时钟网络的输入时钟多达 2 个、输出时钟多达 7 个
- 自动为所选器件选择正确的时钟原语，并根据用户选择的时钟特性配置时钟原语
- 利用振荡器自动计算原语的 VCO 频率，并按照输入和输出频率的要求提供乘法和除法值
- 实现可满足相移和占空比要求的总体配置。
- 提供控制自动选择时钟原语和任何计算特性的能力
- 提供扩频时钟支持
- 选择性地进行时钟信号缓冲
- 提供时钟电路的时序估算值，以及可以输入到 Xilinx 功耗估算器 (XPE) 中用于计算功耗的参数
资源利用
技术支持
主要资料
Default
Default
标题
文件类型
日期