产品描述
Vitis Networking P4 是一个高层次设计环境，用于简化基于 FPGA 硬件的数据包处理数据平面的设计。它是将 P4 设计意图转换为 Xilinx FPGA 设计解决方案的工具。它允许程序员通过明确指定标头和数据包处理来构建新的数据平面。 它支持具有特殊行为的处理引擎，包括：解析引擎、匹配动作引擎和解析引擎，每个引擎都根据应用特定的要求生成。 为了实现 P4 设计，编译器将控制流映射到引擎的自定义数据平面架构上。 此映射选择适当的引擎类型并根据 P4 指定的处理对每个引擎进行自定义。
主要功能与优势
构建分层 Vitis Networking P4 系统，由多种不同类型的引擎组成，包括：Parsing、Deparsing 和 Match-Action 引擎
- Parsing 引擎从数据包中提取标头信息
- Deparsing 引擎通过插入、修改或删除数据包数据来操纵数据包头的内容
- Action 引擎被设计用于操作元数据，这些元数据可能由来自其他引擎的外部或内部数据包或数据确定
- 查找引擎实例化从库生成的内存搜索 IP 核以进行数据包处理，包括：精确匹配 (BCAM)、最长前缀匹配 (STCAM)、三元匹配 (TCAM) 和 RAM（直接）表
- 高性能硬件实现的系统，实现高达 200 Gb/s
- 支持不同的时钟域，以便引擎可以在以下频率之一运行：
- 通常用于引擎读取或修改数据包的数据包数据总线的线路速率
- 数据包速率用于每个数据包发生一次的功能，例如单个查找
- 控制速率，即用于控制和配置引擎的内存映射控制接口的速度
- 可用于在运行 RTL 仿真之前对设计进行高层次系统仿真的软件
- 系统背压功能是自动生成的，包括插入为引擎提供数据流同步的缓冲区。此功能启用数据包总线的背压，以暂时暂停数据包处理
- 用于数据包接口的 AXI-Stream 信号协议
请联系您当地的销售代表以获取更多信息。