产品描述
Xilinx 提供 HDMI2.1 IP 子系统和 HDMI2.0 IP 子系统。HDMI2.1 子系统针对 HDMI2.1 规范精心设计，支持针对 FRL 和 TMDS 模式以及高达 48Gbps 的吞吐量提供支持的早期 HDMI 标准。 HDMI2.0 IP 子系统针对 HDMI2.0 规范精心设计，支持早期标准，可针对 TMDS 信令提供每秒高达 18Gb 的吞吐量。
HDMI2.1 子系统支持 Ultrascale+ 器件。
HDMI2.0 子系统支持 Versal ACAP、UltraScale+™、UltraScale 和 7 系列 Xilinx FPGA。
为了帮助用户采用 HDMI 接口创建视频解决方案，Xilinx 为 HDMI 接收或 HDMI 发送提供了预封装子系统。这些子系统将支各种通用功能（持视频时序生成、AXI 桥接以及可选 HDCP 功能等视频接口）与 HDMI 控制器集成，开盒即可投入使用。这些子系统需要额外的 HDMI GT 控制器 (HDMI2.1) 或视频物理层控制器 (HDMI2.0) 来实现物理层。
主要特性与优势
HDMI 子系统符合 HDMI 2.0 标准，包括以下特性：
- HDMI 源端 (TX) 子系统和 HDMI 宿端 (RX) 子系统
- AXI-4 流的 1、2 或 4 像素视频接口
- 自动视频时序生成
- 独立的 PHY 和控制层有助于用户高度灵活地在接收与发送之间共享 GT
- 视频分辨率在 60 fps 下可达到超高清
- 视频编码 RGB 4:4:4, YUV4:4:4, YUV 4:2:2 和 YUV 4:2:0
- 深色支持（每像素 24、30、36 及 48 位）
- HDR
- 音频达 32 信道（包含 HBR 音频）
- (HDCP1.4, HDCP2.2/2.3)
- 音频达 8 信道
- 信息帧
- 数据显示通道 (DDC)
- 热插拔/EDID
- 可选 HDCP 支持
HDMI 2.1 子系统符合 HDMI 2.1 标准，包括以下特性：
- 包括 HDMI2.0 IP 子系统的所有特性
- 固定速率链路 (FRL) 模式（3G、6G、8G、10G 和 12G）和 TMDS 模式
- 视频分辨率达 8K60（包括 4K120）
- 支持色彩空间：RGB、YUV 4:4:4、YUV 4:2:2、YUV 4:2:0
- 支持 8、10、12 和 16 位深色
- 数据显示通道 (DDC) 和状态及控制数据通道（HDMI2.1 的 SCDC）
- 热插拔/EDID
- HDCP2.2/HDCP2.3
- 可变的刷新频率 (VRR) 和动态 HDR
- 器件与 GT 支持：US+ GTHE4 和 US+ GTY
- ZCU106、ZCU102 和 VCU118 上提供的设计示例
资源利用率
技术支持
设计工具:
Default
Default
标题
文件类型
日期